zazou

Members
  • Content Count

    15
  • Joined

  • Last visited

About zazou

  • Rank
    Member

Recent Profile Visitors

The recent visitors block is disabled and is not being shown to other users.

  1. zazou

    HDMI_IN Arty Z7-20 ERROR

    Bonjour, J'ai testé le code du projet HDMI_IN publié sur le GitHub d'ici sur la version 2016.4 de Vivado et j'ai eu cette erreur ! any Help !
  2. salut @jpeyron Je vous remerci pour votre réponse, Donc si j'ai bien compris, modifier les blocs du fichier demo HDMI_OUT de la carte Arty z7-20 ce n'est pas une bonne idée !! et il faut utiliser le SDK pour exporter l'image ? Mais comment utiliser le Gimp avec le FPGA ? est-ce-qu'il y a un tutoriel ou des documents ?? merci en avance <translation by JColvin via Google Translate> hi @jpeyron I thank you for your answer, So if I understand correctly, to modify the blocks of the file demo HDMI_OUT of the card Arty z7-20 it is not a good idea !! and you have to use the SDK to export the image? But how to use Gimp with the FPGA? is there a tutorial or documents? thank you in advance
  3. Hi @jpeyron j'ai finalement réussi à faire marché le port HDMI_Out de ma carte, et là il me reste que modifier les blocs pour mémoriser des images et les envoyer en sortie, avez-vous une idée comment le faire ? je vous remercie, <Translation added by JColvin> Hi @jpeyron I finally managed to market the HDMI_Out port of my card, and here I still have to modify the blocks to memorize images and send them out, do you have an idea how to do it? Thank you,
  4. hello @jpeyron thank you for your reply, I do not understand why the card does not send anything via the HDMI_OUT port, even if I followed the demonstration found on the GitHub https://github.com/Digilent/Arty-Z7-20-hdmi-out and I tried it with the Vivado 2017.4, Vivado 2016.4 and the SDK 2016.4, everything compiles but nothing that is displayed! I am stuck !
  5. HI @jpeyron I changed the XDC pin names as you said to me, but i have always the same error,
  6. Hi @jpeyron thanks for tour replay, this is a copy of wrapper file : --Copyright 1986-2017 Xilinx, Inc. All Rights Reserved. ---------------------------------------------------------------------------------- --Tool Version: Vivado v.2017.4 (win64) Build 2086221 Fri Dec 15 20:55:39 MST 2017 --Date : Fri May 4 12:45:45 2018 --Host : DESKTOP-132D4SR running 64-bit major release (build 9200) --Command : generate_target hdmi_out_wrapper.bd --Design : hdmi_out_wrapper --Purpose : IP block netlist ---------------------------------------------------------------------------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; library UNISIM; use UNISIM.VCOMPONENTS.ALL; entity hdmi_out_wrapper is port ( DDR_addr : inout STD_LOGIC_VECTOR ( 14 downto 0 ); DDR_ba : inout STD_LOGIC_VECTOR ( 2 downto 0 ); DDR_cas_n : inout STD_LOGIC; DDR_ck_n : inout STD_LOGIC; DDR_ck_p : inout STD_LOGIC; DDR_cke : inout STD_LOGIC; DDR_cs_n : inout STD_LOGIC; DDR_dm : inout STD_LOGIC_VECTOR ( 3 downto 0 ); DDR_dq : inout STD_LOGIC_VECTOR ( 31 downto 0 ); DDR_dqs_n : inout STD_LOGIC_VECTOR ( 3 downto 0 ); DDR_dqs_p : inout STD_LOGIC_VECTOR ( 3 downto 0 ); DDR_odt : inout STD_LOGIC; DDR_ras_n : inout STD_LOGIC; DDR_reset_n : inout STD_LOGIC; DDR_we_n : inout STD_LOGIC; FIXED_IO_ddr_vrn : inout STD_LOGIC; FIXED_IO_ddr_vrp : inout STD_LOGIC; FIXED_IO_mio : inout STD_LOGIC_VECTOR ( 53 downto 0 ); FIXED_IO_ps_clk : inout STD_LOGIC; FIXED_IO_ps_porb : inout STD_LOGIC; FIXED_IO_ps_srstb : inout STD_LOGIC; HDMI_DDC_scl_io : inout STD_LOGIC; HDMI_DDC_sda_io : inout STD_LOGIC; HDMI_HPD_tri_i : in STD_LOGIC_VECTOR ( 0 to 0 ); TMDS_clk_n : out STD_LOGIC; TMDS_clk_p : out STD_LOGIC; TMDS_data_n : out STD_LOGIC_VECTOR ( 2 downto 0 ); TMDS_data_p : out STD_LOGIC_VECTOR ( 2 downto 0 ) ); end hdmi_out_wrapper; architecture STRUCTURE of hdmi_out_wrapper is component hdmi_out is port ( DDR_cas_n : inout STD_LOGIC; DDR_cke : inout STD_LOGIC; DDR_ck_n : inout STD_LOGIC; DDR_ck_p : inout STD_LOGIC; DDR_cs_n : inout STD_LOGIC; DDR_reset_n : inout STD_LOGIC; DDR_odt : inout STD_LOGIC; DDR_ras_n : inout STD_LOGIC; DDR_we_n : inout STD_LOGIC; DDR_ba : inout STD_LOGIC_VECTOR ( 2 downto 0 ); DDR_addr : inout STD_LOGIC_VECTOR ( 14 downto 0 ); DDR_dm : inout STD_LOGIC_VECTOR ( 3 downto 0 ); DDR_dq : inout STD_LOGIC_VECTOR ( 31 downto 0 ); DDR_dqs_n : inout STD_LOGIC_VECTOR ( 3 downto 0 ); DDR_dqs_p : inout STD_LOGIC_VECTOR ( 3 downto 0 ); FIXED_IO_mio : inout STD_LOGIC_VECTOR ( 53 downto 0 ); FIXED_IO_ddr_vrn : inout STD_LOGIC; FIXED_IO_ddr_vrp : inout STD_LOGIC; FIXED_IO_ps_srstb : inout STD_LOGIC; FIXED_IO_ps_clk : inout STD_LOGIC; FIXED_IO_ps_porb : inout STD_LOGIC; HDMI_DDC_sda_i : in STD_LOGIC; HDMI_DDC_sda_o : out STD_LOGIC; HDMI_DDC_sda_t : out STD_LOGIC; HDMI_DDC_scl_i : in STD_LOGIC; HDMI_DDC_scl_o : out STD_LOGIC; HDMI_DDC_scl_t : out STD_LOGIC; HDMI_HPD_tri_i : in STD_LOGIC_VECTOR ( 0 to 0 ); TMDS_clk_p : out STD_LOGIC; TMDS_clk_n : out STD_LOGIC; TMDS_data_p : out STD_LOGIC_VECTOR ( 2 downto 0 ); TMDS_data_n : out STD_LOGIC_VECTOR ( 2 downto 0 ) ); end component hdmi_out; component IOBUF is port ( I : in STD_LOGIC; O : out STD_LOGIC; T : in STD_LOGIC; IO : inout STD_LOGIC ); end component IOBUF; signal HDMI_DDC_scl_i : STD_LOGIC; signal HDMI_DDC_scl_o : STD_LOGIC; signal HDMI_DDC_scl_t : STD_LOGIC; signal HDMI_DDC_sda_i : STD_LOGIC; signal HDMI_DDC_sda_o : STD_LOGIC; signal HDMI_DDC_sda_t : STD_LOGIC; begin HDMI_DDC_scl_iobuf: component IOBUF port map ( I => HDMI_DDC_scl_o, IO => HDMI_DDC_scl_io, O => HDMI_DDC_scl_i, T => HDMI_DDC_scl_t ); HDMI_DDC_sda_iobuf: component IOBUF port map ( I => HDMI_DDC_sda_o, IO => HDMI_DDC_sda_io, O => HDMI_DDC_sda_i, T => HDMI_DDC_sda_t ); hdmi_out_i: component hdmi_out port map ( DDR_addr(14 downto 0) => DDR_addr(14 downto 0), DDR_ba(2 downto 0) => DDR_ba(2 downto 0), DDR_cas_n => DDR_cas_n, DDR_ck_n => DDR_ck_n, DDR_ck_p => DDR_ck_p, DDR_cke => DDR_cke, DDR_cs_n => DDR_cs_n, DDR_dm(3 downto 0) => DDR_dm(3 downto 0), DDR_dq(31 downto 0) => DDR_dq(31 downto 0), DDR_dqs_n(3 downto 0) => DDR_dqs_n(3 downto 0), DDR_dqs_p(3 downto 0) => DDR_dqs_p(3 downto 0), DDR_odt => DDR_odt, DDR_ras_n => DDR_ras_n, DDR_reset_n => DDR_reset_n, DDR_we_n => DDR_we_n, FIXED_IO_ddr_vrn => FIXED_IO_ddr_vrn, FIXED_IO_ddr_vrp => FIXED_IO_ddr_vrp, FIXED_IO_mio(53 downto 0) => FIXED_IO_mio(53 downto 0), FIXED_IO_ps_clk => FIXED_IO_ps_clk, FIXED_IO_ps_porb => FIXED_IO_ps_porb, FIXED_IO_ps_srstb => FIXED_IO_ps_srstb, HDMI_DDC_scl_i => HDMI_DDC_scl_i, HDMI_DDC_scl_o => HDMI_DDC_scl_o, HDMI_DDC_scl_t => HDMI_DDC_scl_t, HDMI_DDC_sda_i => HDMI_DDC_sda_i, HDMI_DDC_sda_o => HDMI_DDC_sda_o, HDMI_DDC_sda_t => HDMI_DDC_sda_t, HDMI_HPD_tri_i(0) => HDMI_HPD_tri_i(0), TMDS_clk_n => TMDS_clk_n, TMDS_clk_p => TMDS_clk_p, TMDS_data_n(2 downto 0) => TMDS_data_n(2 downto 0), TMDS_data_p(2 downto 0) => TMDS_data_p(2 downto 0) ); end STRUCTURE; and this the XDC set_property -dict {PACKAGE_PIN L17 IOSTANDARD TMDS_33} [get_ports TMDS_clk_n] set_property -dict {PACKAGE_PIN L16 IOSTANDARD TMDS_33} [get_ports TMDS_clk_p] set_property IOSTANDARD TMDS_33 [get_ports {TMDS_data_n[0]}] set_property PACKAGE_PIN K18 [get_ports {TMDS_data_n[0]}] set_property PACKAGE_PIN K17 [get_ports {TMDS_data_p[0]}] set_property IOSTANDARD TMDS_33 [get_ports {TMDS_data_p[0]}] set_property IOSTANDARD TMDS_33 [get_ports {TMDS_data_n[1]}] set_property PACKAGE_PIN J19 [get_ports {TMDS_data_n[1]}] set_property PACKAGE_PIN K19 [get_ports {TMDS_data_p[1]}] set_property IOSTANDARD TMDS_33 [get_ports {TMDS_data_p[1]}] set_property IOSTANDARD TMDS_33 [get_ports {TMDS_data_n[2]}] set_property PACKAGE_PIN H18 [get_ports {TMDS_data_n[2]}] set_property PACKAGE_PIN J18 [get_ports {TMDS_data_p[2]}] set_property IOSTANDARD TMDS_33 [get_ports {TMDS_data_p[2]}] set_property PACKAGE_PIN R19 [get_ports {hdmi_hpd_tri_i[0]}] set_property IOSTANDARD LVCMOS33 [get_ports {hdmi_hpd_tri_i[0]}] set_property -dict {PACKAGE_PIN M17 IOSTANDARD LVCMOS33} [get_ports hdmi_ddc_scl_io] set_property -dict {PACKAGE_PIN M18 IOSTANDARD LVCMOS33} [get_ports hdmi_ddc_sda_io] and this the BD : NB : je travaille sur la version vivado 2017.4 , j'ai télecharger le fichier <hdmi_out> du .git et j'ai ajouter le bloc file_im pour convertir une image .JPEG en matrice XY translated with google translate by JPEYRON NB: I am working on the version vivado 2017.4, I downloaded the file <hdmi_out> of .git and I add the block file_im to convert a picture .JPEG XY matrix thanks for your Help ! Best regards
  7. Hi @jpeyron Merci pour votre réponse rapide, je suis déja passée par ces étapes, et du coup je comprends pas comment je peux placer Les pins SCL,SDA sachant qu'ils prennent M17 et M18 . Merci encore une fois, translated text using google translate by JPEYRON, Thank you for your quick response, I have already gone through these steps, and suddenly I do not understand how I can place SCL pins, SDA knowing that they take M17 and M18. Thanks again,
  8. Bonjour, je travail cette période sur le hdmi_out de la carte fpga arty z7-20, et comme tout le monde j'ai commencé par télécharger le fichier tuto de .git, deja apres l'implémentation y a rien qui s'affiche sur le deuxieme écran donc j'ai essayé de modifier les blocs IP par l'ajout d'un bloc qui convertit une image à une matrice et le lié avec le reste des blocs en appliquant les modifications nécessaires sur le BD et le .vhd , finalement, j'ai obtenue cette erreur. Remarque à savoir : j'ai vérifié les liaisons en RTL design et elles me paraits correctes MErci pour vos aides, translated by google translate by JPEYRON Hello, I work this period on the hdmi_out of the art7 zp-20 fpga card, and like everyone else I started by downloading the .git tutorial file, already after the implementation there is nothing that appears on the second screen so I tried to modify the IP blocks by adding a block that converts an image to a matrix and binds it with the rest of the blocks by applying the necessary modifications on the BD and the .vhd, finally, I got this error. Note: I checked the links in RTL design and they seem correct to me MErci for your help,
  9. Bonjour @jpeyron je vous remercie pour votre aide, Les Leds sont bien allumées maintenant il me reste que travaillé sur la transformation d'une image en coordonnées cartesiennes en cordonnées polaire, je reviens vers vous si j'aurai des questions Merci beaucoup ! best regards, Zazou <translation added by JColvin via Google Translate> Hello @jpeyron I thank you for your help, The LEDs are on now I still have worked on the transformation of an image in Cartesian coordinates in polar coordinates, I come back to you if I have questions Thank you very much! best regards, Zazou
  10. bonjour @ jpeyron oui exactement, Mais ce que je comprends pas, c'est que j'ai implémenter le code dans FPGA et j'ai visualisé les signaux à travers un oscilloscope mais pas sur les Leds liés à la carte. est ce que normal? Merci, <translation added by JColvin> Hello @ jpeyron Yes exactly, But what I do not understand is that I implement the code in FPGA and I visualized the signals through an oscilloscope but not on the LEDs linked to the card. is that normal? thank you,
  11. bonjour @jpeyron merci pour vos explications, j'ai un petit probleme avec la carte arty z7-20, en fait j'ai écrit le code en vhdl et j'ai essayé de l'implémenter mais toujours pas de résultat au niveau de la carte ! (le code est juste en bas) pour l'utilisation du zynq processor je ne sais quels blocs exactement je doit integré ! help voici le code : <Translated on via Google Translate by Jpeyron> thank you for your explanations, I have a small problem with the card arty z7-20, in fact I wrote the code in vhdl and I tried to implement it but still no result at the map! (the code is right below) for the use of the zynq processor I do not know which blocks exactly I must integrate! help here is the code:
  12. Bonjour, l'idée de mon projet est programmer un code qui traite les images ou un flux vidéo recu par l'entrée HDMI de la carte fpga qui sera liée à un moteur pour avoir la projection de ce flux video en 3D (en tenant compte de la vitesse de rotation et controle moteur) à travers les leds liée aux TLC5940, j'ai réussi à faire la lisaison entre fpga et TLC5940, j'ai fait l'implémentation avec un code en vhdl sans utilisé les blocs IPs et le processeur Zynq, du coup, à quoi sert d'utiliser le processeur zynq ? si vous avez d'autre idée pour traiter le projet je serai reconnaissante; je vous remerci en avance, <Translated on via Google Translate by Jpeyronn> Hello, the idea of my project is to program a code which processes the images or a video stream received by the HDMI input of the fpga card which will be linked to an engine to have the projection of this video stream in 3D (taking into account the rotation speed and motor control) through the LEDs linked to the TLC5940, I managed to make the link between fpga and TLC5940, I made the implementation with vhdl code without using the IPs blocks and the Zynq processor, So, what is the use of the zynq processor? if you have any other idea to deal with the project I will be grateful; I thank you in advance,
  13. Bonjour à tous, je travaille sur un projet dans le but de detecter la position du moteur à travers d'un flux d'image ou video de l'entree HDMI de la carte FPGA. cette position genere le singnal d'entrée des LEDs pour les allumer. du coup je travaille maintenant sur la conversion de la matrice en coordonnées polaire en coordonnées cartesiennes. y a t'il des documents ou des idées pour programmer le code ?? merci en avance. Translated to English: Hello everyone, I am working on a project in order to detect the position of the engine through an image or video stream of the HDMI input of the FPGA card. this position generates the input singnal of the LEDs to light them. So I am now working on the conversion of the matrix into polar coordinates into Cartesian coordinates. are there any documents or ideas for programming the code ?? thank you in advance.
  14. @jpeyron Bonjour, merci pour votre reponse, j'ai essayé de programmer en vhdl les blocs utiles pour communiquer avec le TLC5940, j'ai bien une simulation fonctionnelle mais au niveau de l'implémentation je visualise rien, .. et pour la conception hdl je ne sais pas quels blocs je doisi mettre, avez vous une idée? qu'est ce que je dois mettre essentiellement? merci, <Translated on via Google Translate by JColvin> @jpeyron Hello, thank you for your answer, I tried to program in vhdl the blocks useful to communicate with the TLC5940, I have a functional simulation but at the level of the implementation I visualize nothing, .. and for the design hdl I do not know which blocks I must put, do you have an idea? what should I put essentially? thank you,
  15. Bonjour à tous, mon projet à pour but de communiquer ma carte Arty z7-20 avec le ship TLC5940 afin de pouvoir allumer des Leds RGB, donc pour commencer je me demande est-ce que c'est faisable ? et quels sont les pistes que je devrai suivre ? MErci en avance (translated by JColvin via Google Translate): Hello everyone, my project aims to communicate my card Arty z7-20 with the ship TLC5940 in order to light RGB Leds, so to begin I wonder is it feasible? and what are the tracks that I will have to follow? Thank you in advance